RISC vs CISC

• Reduced Instruction Set Computer (RISC)
  • 간단한 Instruction Set - 모든(대부분) 명령이 1-cycle
  • MIPS, ARM, PowerPC, SPARC 등
• Complex Instruction Set Computer (CISC)
  • multiple-cycle이 필요한 복잡한 고수준 명령도 지원
  • 대표적으로 인텔의 x86
• 현대의 CISC 아키텍처에서는 multiple-cycle instruction을 microinstruction이라는 single-cycle 명령으로 쪼개서 실행
  • CISC의 내부 구현을 RISC로 하고 있는 셈
  • 이렇게 된 이유 중 하나는 파이프라인 기능 지원 때문

MIPS

• 레지스터 크기 32bit (4byte) = 1 word = instruction 길이

• s0 = s1 + s2; // C 언어
  add $s0, $s1, $s2 // MIPS 어셈블리

• s0 = s1 + 7; // C 언어
  addi $s0, $s1, 7 // MIPS 어셈블리

• 이런 식으로 컴파일러가 고급 언어의 변수들을 레지스터에 대응시키는 것을 Register Allocation(레지스터 할당)
• 그런데 레지스터 개수가 제한되어 있다. 그래서 레지스터에 할당되지 못한 변수는 메모리에 저장해야 하는데 이를 register spilling (다 못담고 넘쳐서 흘렸다는 의미에서 spill)

MIPS

• 레지스터 크기 32bit (4byte) = 1 word = instruction 길이

• s0 = s1 + s2; // C 언어
  add $s0, $s1, $s2 // MIPS 어셈블리

• s0 = s1 + 7; // C 언어
  addi $s0, $s1, 7 // MIPS 어셈블리

• addi 명령의 세번째 상수 인자는 크기가 16bit로 제한된다
  즉 -2^15 ~ 2^15-1 범위의 수만 가능
  왜냐하면 1 word를 잘라서 쓰고 있기 때문
• MIPS에서 1 word인 32bit로 표현할 수 있는 singed int 정수값 범위는 -2^31 ~ 2^31-1